為全面貫徹落實(shí)黨的十九大和習(xí)近平總書記關(guān)于加強(qiáng)關(guān)鍵核心技術(shù)攻關(guān)的重要講話精神，按照《廣東省重點(diǎn)領(lǐng)域研發(fā)計(jì)劃實(shí)施方案》要求，經(jīng)前期調(diào)研、專家論證，結(jié)合省內(nèi)重大技術(shù)和產(chǎn)業(yè)需求，形成了《廣東省重點(diǎn)領(lǐng)域研發(fā)計(jì)劃2020年度“芯片、軟件與計(jì)算”重大專項(xiàng)(芯片類)申報(bào)指南(征求意見(jiàn)稿)》和《廣東省重點(diǎn)領(lǐng)域研發(fā)計(jì)劃2020年度“芯片、軟件與計(jì)算”重大專項(xiàng)(軟件與計(jì)算類)申報(bào)指南(征求意見(jiàn)稿)》。

　　為提高項(xiàng)目組織的公平性、科學(xué)性和精準(zhǔn)性，現(xiàn)將申報(bào)指南(征求意見(jiàn)稿)向社會(huì)公開征求意見(jiàn)，歡迎國(guó)內(nèi)科研單位提出修改意見(jiàn)和建議。有關(guān)修改意見(jiàn)和建議請(qǐng)按照附件3格式要求填寫，并以單位名義于2020年6月3日前通過(guò)本網(wǎng)站提交。廣東省科技廳將會(huì)同有關(guān)部門、專業(yè)機(jī)構(gòu)和領(lǐng)域?qū)＜?，認(rèn)真研究反饋的意見(jiàn)建議，修改完善指南并適時(shí)向社會(huì)發(fā)布。征集到的意見(jiàn)將不再一一反饋、回復(fù)。

　　節(jié)選該指南部分內(nèi)容 更多詳情，請(qǐng)登錄廣東省科學(xué)技術(shù)廳查詢。

　　本專項(xiàng)瞄準(zhǔn)國(guó)際前沿，以國(guó)家戰(zhàn)略和廣東重大發(fā)展需求為牽引，以提升集成電路產(chǎn)業(yè)核心技術(shù)自主可控能力為目的，聚焦集成電路設(shè)計(jì)、制造、封測(cè)等重點(diǎn)環(huán)節(jié)和產(chǎn)業(yè)生態(tài)，集聚國(guó)內(nèi)優(yōu)勢(shì)團(tuán)隊(duì)組織核心技術(shù)攻關(guān)，力爭(zhēng)突破一批制約集成電路產(chǎn)業(yè)創(chuàng)新發(fā)展的重大技術(shù)瓶頸，掌握自主知識(shí)產(chǎn)權(quán)，取得若干標(biāo)志性成果。

　　專題一：EDA工具技術(shù)研發(fā)及應(yīng)用

　　項(xiàng)目 1：數(shù)字芯片設(shè)計(jì)的 EDA 技術(shù)創(chuàng)新與應(yīng)用

　　研究?jī)?nèi)容

　　以提升廣東省數(shù)字芯片(包括但不限于：CPU、GPU、FPGA等高端通用芯片、各類處理器，物聯(lián)網(wǎng)智能硬件核心、車規(guī)級(jí)AI等芯片以及面向通信、人工智能、超高清視頻、汽車、衛(wèi)星應(yīng)用、智能家居、智慧醫(yī)療、電子辦公等各類系統(tǒng)級(jí)SoC芯片)設(shè)計(jì)水平為目標(biāo)，通過(guò)EDA工具的優(yōu)化和創(chuàng)新，重點(diǎn)支撐推動(dòng)攻克定制架構(gòu)、芯片安全、低功耗、異構(gòu)計(jì)算、硬件加速等核心關(guān)鍵技術(shù)。開展集成電路設(shè)計(jì)方法學(xué)研究，針對(duì)先進(jìn)節(jié)點(diǎn)數(shù)字芯片設(shè)計(jì)中設(shè)計(jì)流程多變，時(shí)序收斂要求高，布線密度大，功能和性能驗(yàn)證復(fù)雜度高，計(jì)算量大，芯片面積、功耗、性能沖突等EDA需求，進(jìn)行技術(shù)創(chuàng)新，開發(fā)與芯片設(shè)計(jì)核心關(guān)鍵技術(shù)相關(guān)的EDA工具，包括但不限于設(shè)計(jì)流程自動(dòng)化、硬件描述和高層次綜合的編程語(yǔ)言與形式化驗(yàn)證、編程模型與編譯映射、邏輯仿真、邏輯綜合、仿真驗(yàn)證、布局布線等工具。 將開發(fā)的創(chuàng)新EDA工具推廣應(yīng)用至數(shù)字集成電路芯片設(shè)計(jì)中，提升億門級(jí)數(shù)字芯片的設(shè)計(jì)質(zhì)量及效率，并在芯片設(shè)計(jì)過(guò)程中對(duì)EDA工具進(jìn)行驗(yàn)證及優(yōu)化。

　　項(xiàng)目 2：模擬或數(shù)?；旌霞呻娐沸酒O(shè)計(jì)的 EDA 技術(shù)創(chuàng)新與應(yīng)用

　　研究?jī)?nèi)容

　　以提升廣東省模擬與數(shù)模混合芯片(包括但不限于：功率半導(dǎo)體、射頻、傳感器、放大器、顯示驅(qū)動(dòng)、電源管理、毫米波等芯片)設(shè)計(jì)水平為目標(biāo)，通過(guò)EDA工具的優(yōu)化和創(chuàng)新，重點(diǎn)支撐推動(dòng)攻克新工藝、新架構(gòu)、信號(hào)完整性、芯片穩(wěn)定性、異質(zhì)集成等核心關(guān)鍵技術(shù)。開展集成電路設(shè)計(jì)方法學(xué)研究，針對(duì)先進(jìn)工藝節(jié)點(diǎn)或特色工藝節(jié)點(diǎn)的模擬或數(shù)模混合集成電路芯片設(shè)計(jì)中自動(dòng)化程度偏低，計(jì)算機(jī)仿真、驗(yàn)證復(fù)雜度高，計(jì)算量大，電路分析精度和容量沖突等EDA需求，進(jìn)行技術(shù)創(chuàng)新，開發(fā)與芯片設(shè)計(jì)核心關(guān)鍵技術(shù)相關(guān)的EDA工具，包括但不限于設(shè)計(jì)流程自動(dòng)化，高精度、大容量、高速度的布局布線、電路分析、計(jì)算機(jī)仿真等工具，重點(diǎn)突破傳統(tǒng)SPICE框架，通過(guò)時(shí)域積分矩陣求解器等創(chuàng)新方法，研究大規(guī)模并行化，在不降低精度的前提下提高仿真精度及速度。 將開發(fā)的創(chuàng)新EDA工具推廣應(yīng)用至模擬與數(shù)?；旌霞呻娐沸酒O(shè)計(jì)中，提升芯片的設(shè)計(jì)質(zhì)量及性價(jià)比，并在芯片設(shè)計(jì)過(guò)程中實(shí)現(xiàn)EDA工具的驗(yàn)證優(yōu)化及應(yīng)用。

　　項(xiàng)目 3：存儲(chǔ)芯片設(shè)計(jì)的 EDA 技術(shù)創(chuàng)新與應(yīng)用

　　研究?jī)?nèi)容

　　以提升廣東省存儲(chǔ)芯片設(shè)計(jì)水平為目標(biāo)，通過(guò)EDA工具的優(yōu)化和創(chuàng)新，重點(diǎn)支撐推動(dòng)攻克新協(xié)議、存算一體、物理不可克隆、大容量、自糾錯(cuò)、穩(wěn)定性等核心關(guān)鍵技術(shù)。開展集成電路設(shè)計(jì)方法學(xué)研究，針對(duì)先進(jìn)節(jié)點(diǎn)(16納米或以下)存儲(chǔ)芯片設(shè)計(jì)中晶體管密集，設(shè)計(jì)余量低，工藝偏差對(duì)芯片質(zhì)量和良率影響大等EDA需求，進(jìn)行技術(shù)創(chuàng)新，開發(fā)與芯片設(shè)計(jì)核心關(guān)鍵技術(shù)相關(guān)的EDA工具，包括但不限于存儲(chǔ)編譯器、高精度仿真工具、快速驗(yàn)證工具等，充分利用存儲(chǔ)芯片陣列高度結(jié)構(gòu)化的特點(diǎn)，通過(guò)網(wǎng)絡(luò)劃分，模型降階以及超大規(guī)模并行化等創(chuàng)新技術(shù)，在維持足夠低精度的前提下提高仿真效率、容量和速度;研究快速蒙特卡洛方法等新技術(shù)，提升高Sigma驗(yàn)證的準(zhǔn)確性及速度。

　　專題二：集成電路制造工藝

　　項(xiàng)目 1：基于模擬特色工藝的器件精準(zhǔn)模型及 PDK 工藝庫(kù)研發(fā)

　　研究?jī)?nèi)容

　　以重點(diǎn)提升廣東省模擬芯片，尤其高端數(shù)模混合芯片設(shè)計(jì)以及其工程化設(shè)計(jì)水平為目標(biāo)，攻克特色模擬半導(dǎo)體工藝、基于特色模擬工藝的精確器件物理模型以及芯片設(shè)計(jì) PDK 工藝庫(kù)。從半導(dǎo)體材料本質(zhì)出發(fā)，開展基礎(chǔ)性器件物理研究，突破可復(fù)制的從特色工藝、器件物理模型、到芯片設(shè)計(jì)的關(guān)鍵技術(shù)。圍繞高性能數(shù)模混合芯片設(shè)計(jì)需求及產(chǎn)業(yè)化“瓶頸”，重點(diǎn)研發(fā)能精確反映特色工藝的器件物理模型(包括不同偏置狀態(tài)、溫度條件、工藝角、工藝波動(dòng)等)以及其相關(guān)的噪聲模型和可靠性模型，構(gòu)建靈活、精簡(jiǎn)、高效的半導(dǎo)體器件緊湊模型，尤其是有源器件的模型，并能實(shí)現(xiàn)與各類 EDA 工具的快速整合，提升仿真效率，優(yōu)化模型的收斂速度。進(jìn)一步建立不少于一個(gè)典型芯片的基于特色工藝及模型的芯片設(shè)計(jì) PDK 工藝庫(kù)，開發(fā)高端的數(shù)?；旌闲酒a(chǎn)品，包括但不限于高精度、低漂移電壓基準(zhǔn)，超低失調(diào)電壓放大器，高精度模數(shù)、數(shù)模轉(zhuǎn)換芯片、IO 以及 ESD 宏模型等，為芯片設(shè)計(jì)整體精準(zhǔn)仿真提供平臺(tái)。

　　專題三：集成電路封裝關(guān)鍵技術(shù)

　　項(xiàng)目 1：異構(gòu)集成關(guān)鍵技術(shù)的研發(fā)和應(yīng)用

　　研究?jī)?nèi)容

　　以研發(fā)半導(dǎo)體產(chǎn)業(yè)先進(jìn)的精細(xì)線路芯片間異構(gòu)互連多器件封裝為重點(diǎn)，開展基于三維封裝、扇出封裝、晶圓級(jí)封裝、系統(tǒng)級(jí)封裝、真空封裝、MEMS 技術(shù)等先進(jìn)封裝技術(shù)的集成創(chuàng)新研發(fā)，實(shí)現(xiàn)功能化元器件架構(gòu)創(chuàng)新、5μm 到 40μm 的線寬線距的高帶寬芯片間的高能效處理器和儲(chǔ)存器互連、緊湊型系統(tǒng)集成等，在射頻模塊、傳感器、存儲(chǔ)器單元、光電器件、激光光源、雷達(dá)器，以及集成硅器件和無(wú)源器件(如大容量電容、特種電感、濾波器)等領(lǐng)域開展產(chǎn)品應(yīng)用。產(chǎn)品的技術(shù)指標(biāo)要優(yōu)于傳統(tǒng)倒裝和打線等工藝的指標(biāo)。掌握核心生產(chǎn)制造技術(shù)，儲(chǔ)備知識(shí)產(chǎn)權(quán)，為量產(chǎn)指明方向。

　　項(xiàng)目 2：先進(jìn)精細(xì)線路封裝面板級(jí)工藝研發(fā)

　　研究?jī)?nèi)容

　　開發(fā)和量產(chǎn)在 200mm 以上面板尺寸基于高密度精細(xì)線路的剛性基板、柔性基板、剛?cè)峤Y(jié)合基板等高端封裝基板，推動(dòng)高密度高精度(最小線寬線距，放焊材料，開孔等)和高性能(低損耗，高可靠性，小尺寸高頻)的封裝基板制造的自主可控國(guó)產(chǎn)化。開發(fā)面板級(jí)扇出封裝射頻和功率器件的量產(chǎn)，實(shí)現(xiàn)高集成度、小尺寸、價(jià)格有競(jìng)爭(zhēng)力的新面板級(jí)扇出封裝產(chǎn)業(yè)化，彌補(bǔ)國(guó)內(nèi)空白。

上一篇：農(nóng)業(yè)農(nóng)村部開展農(nóng)產(chǎn)品質(zhì)量安全專...

下一篇：《砼貫入阻力儀校準(zhǔn)規(guī)范》征求意...